×
验证码:
换一张
忘记密码?
记住我
×
统一认证登录
登录
中文版
|
English
上海科技大学知识管理系统
ShanghaiTech University Knowledge Management System
统一认证登录
登录
注册
ALL
ORCID
题名
作者
发表日期
关键词
文献类型
DOI
出处
存缴日期
收录类别
出版者
学习讨论厅
图片搜索
粘贴图片网址
首页
研究单元&专题
作者
文献类型
学科分类
知识图谱
知识整合
学习讨论厅
在结果中检索
研究单元&专题
信息科学与技术学院 [3]
作者
周平强 [3]
翁万正 [3]
文献类型
会议论文 [2]
期刊论文 [1]
发表日期
2025 [3]
出处
2025 CONFE... [1]
2025 IEEE ... [1]
IEEE TRANS... [1]
语种
资助项目
资助机构
收录类别
状态
已发表 [1]
待投递 [1]
×
知识图谱
KMS
反馈留言
浏览/检索结果:
共3条,第1-3条
帮助
只显示已认领条目
已选(
0
)
清除
条数/页:
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
排序方式:
请选择
作者升序
作者降序
发表日期升序
发表日期降序
题名升序
题名降序
期刊影响因子升序
期刊影响因子降序
提交时间升序
提交时间降序
WOS被引频次升序
WOS被引频次降序
RapidPnR: Accelerating the Physical Design for FPGAs via Design-Level Parallelism
会议论文
2025 IEEE 33RD ANNUAL INTERNATIONAL SYMPOSIUM ON FIELD-PROGRAMMABLE CUSTOM COMPUTING MACHINES (FCCM), Fayetteville, AR, USA, 4-7 May 2025
作者:
Wanzheng Weng
;
Pingqiang Zhou
Adobe PDF(248Kb)
|
收藏
|
浏览/下载:4/1
|
提交时间:2025/06/04
Accelerating the Physical Design of Large FPGAS Through Divide-And-Conquer Methodology
会议论文
2025 CONFERENCE OF SCIENCE AND TECHNOLOGY OF INTEGRATED CIRCUITS (CSTIC), Shanghai, China, 24-25 March 2025
作者:
Wanzheng Weng
;
Pingqiang Zhou
Adobe PDF(353Kb)
|
收藏
|
浏览/下载:69/3
|
提交时间:2025/03/05
RapidPnR: Accelerating the Physical Design for FPGAs via Design-Level Parallelism
期刊论文
IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I: REGULAR PAPERS, 2025
作者:
Weng WZ(翁万正)
;
Zhou PQ(周平强)
Adobe PDF(8997Kb)
|
收藏
|
浏览/下载:69/2
|
提交时间:2025/03/05
首页
上一页
1
下一页
末页