上海科技大学知识管理系统

本发明提供的一种基于FPGA的电路延迟系统，其特征在于，使用FPGA的逻辑门电路元件产生信号延迟，包括串联的N1个粗粒度延迟模块以及串联的N2个细粒度延迟模块，通过粗粒度延迟控制信号从N1个粗粒度延迟模块中选择n1个粗粒度延迟模块，通过细粒度延迟控制信号从N2个细粒度延迟模块中选择n2个细粒度延迟模块，输入信号先经过n1个粗粒度延迟模块后再经过n2个细粒度延迟模块产生最后的输出信号。本发明通过FPGA实现了一个可调的信号延迟系统，甚至可以达到皮秒级延迟。单个门电路延迟时间由不同厂家不同芯片的制造工艺决定。本发明仅使用FPGA门电路延迟实现，通过调整使用的门电路数量，可以完成皮秒级信号延迟效果，成本较低。