×
验证码:
换一张
忘记密码?
记住我
×
统一认证登录
登录
中文版
|
English
上海科技大学知识管理系统
ShanghaiTech University Knowledge Management System
统一认证登录
登录
注册
ALL
ORCID
题名
作者
发表日期
关键词
文献类型
DOI
出处
存缴日期
收录类别
出版者
学习讨论厅
图片搜索
粘贴图片网址
首页
研究单元&专题
作者
文献类型
学科分类
知识图谱
知识整合
学习讨论厅
在结果中检索
研究单元&专题
信息科学与技术学院 [2]
作者
周平强 [1]
娄鑫 [1]
饶朝林 [1]
万浩川 [1]
郑越洋 [1]
史英栋 [1]
更多...
文献类型
会议论文 [2]
发表日期
2024 [1]
2023 [1]
出处
AICAS 2023... [1]
PROCEEDING... [1]
语种
英语 [2]
资助项目
资助机构
收录类别
EI [2]
×
知识图谱
KMS
反馈留言
浏览/检索结果:
共2条,第1-2条
帮助
已选(
0
)
清除
条数/页:
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
排序方式:
请选择
提交时间升序
提交时间降序
题名升序
题名降序
WOS被引频次升序
WOS被引频次降序
期刊影响因子升序
期刊影响因子降序
作者升序
作者降序
发表日期升序
发表日期降序
Reducing Fine-Tuning Memory Overhead by Approximate and Memory-Sharing Backpropagation
会议论文
PROCEEDINGS OF MACHINE LEARNING RESEARCH, Vienna, Austria, July 21, 2024 - July 27, 2024
作者:
Yang, Yuchen
;
Shi, Yingdong
;
Wang, Cheems
;
Zhen, Xiantong
;
Shi, Yuxuan
Adobe PDF(949Kb)
|
收藏
|
浏览/下载:166/1
|
提交时间:2024/10/11
Memory architecture
Memory management
Activation functions
Activation memory
Down-stream
Fine tuning
Large models
Large-scales
Memory overheads
Memory usage
Memory-sharing
Scale parameter
A Systolic Array with Activation Stationary Dataflow for Deep Fully-Connected Networks
会议论文
AICAS 2023 - IEEE INTERNATIONAL CONFERENCE ON ARTIFICIAL INTELLIGENCE CIRCUITS AND SYSTEMS, PROCEEDING, Hangzhou, China, June 11, 2023 - June 13, 2023
作者:
Haochuan Wan
;
Chaolin Rao
;
Yueyang Zheng
;
Pingqiang Zhou
;
Xin Lou
Adobe PDF(1484Kb)
|
收藏
|
浏览/下载:286/0
|
提交时间:2023/08/18
Energy efficiency
Field programmable gate arrays (FPGA)
Integrated circuit design
Systolic arrays
Activation stationary
Concept demonstration
Data movements
Dataflow
Fully connected networks
Hardware accelerators
Hardware design
Implicit representation
Memory size
Proof of concept
首页
上一页
1
下一页
末页