消息
×
loading..
×
验证码:
换一张
忘记密码？
记住我
×
统一认证登录
登录
中文版
|
English
上海科技大学知识管理系统
ShanghaiTech University Knowledge Management System
统一认证登录
登录
注册
ALL
ORCID
题名
作者
发表日期
关键词
文献类型
DOI
出处
存缴日期
收录类别
出版者
学习讨论厅
图片搜索
粘贴图片网址
首页
研究单元&专题
作者
文献类型
学科分类
知识图谱
知识整合
学习讨论厅
在结果中检索
研究单元&专题
信息科学与技术学院 [2]
作者
杨旸 [1]
刘泽宁 [1]
李凯 [1]
吴连涛 [1]
徐烁翔 [1]
文献类型
期刊论文 [2]
发表日期
2024 [1]
2020 [1]
出处
JISUANJI Y... [1]
Jisuanji Y... [1]
语种
中文 [2]
资助项目
资助机构
收录类别
EI [2]
CSCD [1]
北大核心 [1]
状态
已发表 [2]
×
知识图谱
KMS
反馈留言
浏览/检索结果:
共2条，第1-2条
帮助
已选(
0
)
清除
条数/页：
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
排序方式：
请选择
WOS被引频次升序
WOS被引频次降序
题名升序
题名降序
作者升序
作者降序
期刊影响因子升序
期刊影响因子降序
发表日期升序
发表日期降序
提交时间升序
提交时间降序
Design of SystemVerilog Assertions Hardware Towards Efficient Processor Functional Verification
期刊论文
JISUANJI YANJIU YU FAZHAN/COMPUTER RESEARCH AND DEVELOPMENT, 2024, 卷号: 61, 期号: 6, 页码: 1436-1449
作者:
Zhang, Ziqing
;
Shi, Kan
;
Xu, Shuoxiang
;
Wang, Lianghui
;
Bao, Yungang
Adobe PDF(1427Kb)
|
收藏
|
浏览/下载：206/0
|
提交时间：2024/08/09
Computer software
Efficiency
Integrated circuit design
Program debugging
Verification
Assertion
Fine grained
Functional verification
Hardware simulation
Processor verification
Prototyping
Software simulation
SystemVerilog
SystemVerilog assertions
Verification process
多层次算力网络中代价感知任务调度算法
期刊论文
Jisuanji Yanjiu yu Fazhan/Computer Research and Development, 2020, 卷号: 57, 期号: 9, 页码: 1810-1822
作者:
刘泽宁
;
李凯
;
吴连涛
;
王智
;
杨旸
Adobe PDF(1730Kb)
|
收藏
|
浏览/下载：292/0
|
提交时间：2020/12/04
多层次算力网络
雾计算
边缘计算
计算卸载
任务调度
激励机制
势博弈
首页
上一页
1
下一页
末页
