ShanghaiTech University Knowledge Management System
| 对电路图的逻辑综合进行优化的方法、设备和存储介质 | |
| 申请号 | 202311057108.X |
| 2023-08-21 | |
| 公开（公告）号 | CN117236238A |
| 公开日期 | 2023-12-15 |
| 专利申请人 | 上海处理器技术创新中心 |
| 公开国别 | CN |
| 文献类型 | 专利 |
| 条目标识符 | https://kms.shanghaitech.edu.cn/handle/2MSLDSTB/493549 |
| 专题 | 个人在本单位外知识产出 |
| 作者单位 | 1.上海科技大学 2.中国科学院计算技术研究所 |
| 推荐引用方式 GB/T 7714 | 何春洋,陈信达,黄俊英. 对电路图的逻辑综合进行优化的方法、设备和存储介质. 202311057108.X[P]. 2023-08-21. |
| 条目包含的文件 | ||||||
| 文件名称/大小 | 文献类型 | 版本类型 | 开放类型 | 使用许可 | ||
| 个性服务 |
| 查看访问统计 |
| 谷歌学术 |
| 谷歌学术中相似的文章 |
| [何春洋]的文章 |
| [陈信达]的文章 |
| [黄俊英]的文章 |
| 百度学术 |
| 百度学术中相似的文章 |
| [何春洋]的文章 |
| [陈信达]的文章 |
| [黄俊英]的文章 |
| 必应学术 |
| 必应学术中相似的文章 |
| [何春洋]的文章 |
| [陈信达]的文章 |
| [黄俊英]的文章 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
修改评论
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。